PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-250482

(43) Date of publication of application: 27.09.1996

(51)Int.Cl.

H01L 21/3065 H01L 21/316

(21)Application number : 07-081776

(71)Applicant: NIPPON STEEL CORP

(22)Date of filing:

14.03.1995


(72)Inventor: FUJIKAKE HIDEKI

TAKIYAMA MASANORI

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To prevent the deterioration of the dielectric strength of a semiconductor oxide film by forming the oxide film on a semiconductor substrate after the substrate is etched with a mixed gas containing carbon and fluorine and another mixing gas containing fluorine and oxygen at a specific partial pressure ratio or higher. CONSTITUTION: When a silicon substrate 1 in an element forming area 6 is etched with Ar, CF4, and CHF3 after a field oxide film 2 is covered with a photoresist, a damaged layer, SiC layer, and CFX Si layer are successively formed on the bottom 5 of a trenchlike part. When the substrate 1 in the area 6 is etched with a reaction gas containing CF4 and O2 at a specific partial pressure ratio of ≥70%, most of the damaged layer, SiC layer, and CFX Si layer is removed. Then a gate oxide film 9 is formed on the surface of the substrate 1 in the area 6. Thus the deterioration of the dielectric strength of the film 9 is prevented.



LEGAL STATUS

[Date of request for examination]

12.03.2002

[Date of sending the examiner's decision of

11.01.2005

rejection

[Kind of final disposal of application other than

the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

3716007

[Date of registration] 02.09.2005

[Number of appeal against examiner's decision

2005-006316

of rejection]

[Patent number]

[Date of requesting appeal against examiner's 08.04.2005

decision of rejection]

[Date of extinction of right]

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-250482

(43)公開日 平成8年(1996)9月27日

(51) Int.Cl. ⁶	識別記号	庁内整理番号	FΙ		技術表示箇所
H01L 21/3065			H01L	21/302	F
21/316				21/316	S

審査請求 未請求 請求項の数1 FD (全 7 頁)


		114 = 11444444		
(21)出願番号	特顧平7-81776	(71)出願人	000006655	
			新日本製鐵株式会社	
(22)出願日	平成7年(1995)3月14日		東京都千代田区大手町2丁目6番3号	
		(72)発明者	藤掛 秀樹	
			東京都千代田区大手町2-6-3 新日本	
			製鐵株式会社内	
		(72)発明者	滝山 真功	
			東京都千代田区大手町2-6-3 新日本	
			製鐵株式会社内	
		(74) 代班人	弁理士 國分 孝悦	
		(14)14-27	八名工 國力 于此	

(54) 【発明の名称】 半導体装置の製造方法

(57)【要約】

【目的】 シリコン基板の表面を低ダメージでドライエッチングすることにより、その後に形成されるゲート酸化膜などの絶縁耐圧が低下せず、しきい値電圧などの電気的特性の安定した半導体装置を得る。

【構成】 Ar、CF,、CHF,のプラズマ雰囲気中で素子形成領域6のシリコン基板1をエッチング処理することにより、素子形成領域6のトレンチ形状の底部5に形成されたダメージ層、SiC層、CF、Si層を、反応ガスO、CF、(O、分圧95.2%)のプラズマ雰囲気でのシリコン基板1のエッチング処理によって大部分除去する。この後、反応ガスO、の雰囲気中でシリコン基板1をエッチング処理して残存するSiC層、CF、Si層を完全に取り除く。そして、膜厚50点程度の犠牲酸化膜8を形成および除去してから膜厚150点程度のゲート酸化膜9を形成する。



【特許請求の範囲】

【請求項1】 炭素およびフッ素を含有する混合ガスに より半導体基板をエッチングする工程と、

1

フッ素および分圧比70%以上の酸素を含有する混合ガ スにより前記半導体基板をエッチングする工程と、

前記半導体基板の上に半導体酸化膜を形成する工程とを 有する半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体装置の製造方法 に関し、特にゲート酸化膜などの半導体酸化膜の絶縁耐 性を向上させるために用いて好適である。

[0002]

【従来の技術】一般にMOSトランジスタ間の素子分離 は、LOCOS (Local Oxidation of Silicon) 法によ って半導体基板の表面に膜厚の大きな絶縁膜を形成する ことにより行われるのが一般的である。このLOCOS 法では、シリコン基板上の素子形成領域となる部分に耐 酸化膜としてのシリコン窒化膜を選択的に形成してか ら、このシリコン窒化膜をマスクとしてシリコン基板を 20 熱酸化してフィールド酸化膜と呼ばれる厚いシリコン酸 化膜を形成し、しかる後、残存するシリコン窒化膜をウ エットエッチングにより除去する。

【0003】以上の工程では、シリコン基板がドライエ ッチングのプラズマ雰囲気にさらされることがない。し かし、トランジスタなどの素子の微細化に伴って、素子 形成領域のシリコン基板を掘り下げる必要が生じてき た。そのために、一般にはC(炭素)、F(フッ素)を 含む混合ガスのプラズマ雰囲気中で素子形成領域のシリ コン基板をドライエッチングする。

【0004】また、例えば素子形成領域にバターン形成 した導電膜にサイドウォール絶縁膜を形成する場合のよ うに、シリコン基板上に堆積したシリコン酸化膜を導電 膜の側壁部分だけを残してエッチング除去する際にも、 エッチングの終点検出のためにC(炭素)、F(フッ 素)を含む混合ガスのプラズマ雰囲気中でシリコン基板 の表面が短時間ドライエッチングにさらされる。

[0005]

【発明が解決しようとする課題】しかしながら、シリコ ン基板の表面がドライエッチングにさらされると、以下 40 のような問題が生じる。図5の丸枠内に、C、Fを含有 するガスで素子分離領域6にフィールド酸化膜2が形成 されたシリコン基板 1 をプラズマ処理したときの、シリ コン基板1の表面の様子を概略的に示す。図5に示すよ うに、シリコン基板 1 を掘り下げた底部 5 の表面部分に は、プラズマエネルギーによるシリコンのダメージ層2 2、シリコン基板1とプラズマ雰囲気中の炭素との反応 によるSiC層23、およびシリコン基板1とプラズマ 雰囲気中のエッチングガス成分との反応によるCFxS i層(xは自然数)24がこの順番で下層から形成され 50 してからフォトリソグラフィ技術によりフィールド酸化

ている。

【0006】例えばこれらのダメージ層22、SiC層 23、およびCF、Si層24が残存した状態でとれら 層22、23、24の上にゲート酸化膜を形成すると、 素子形成領域をドライエッチングで掘り下げない場合に 比べて、ゲート酸化膜の膜厚が薄くなってトランジスタ のしきい値電圧が変動したり、このゲート酸化膜中に炭 素やフッ素がこれら層22、23、24から取り込まれ ることによってゲート酸化膜の絶縁耐圧が著しく低下し てしまっていた。

【0007】従って、例えば金属コンタクトを形成する 場合にシリコン基板表面の絶縁膜を低ダメージで取り除 く方法が提案されているように(特開平2-15103 1号公報)、シリコン基板表面にドライエッチングを施 す場合にシリコン基板に大きなダメージを与えない方法 が必要とされていた。

【0008】そこで、本発明の目的は、半導体基板の表 面を低ダメージでドライエッチングすることができて、 その後に形成されるゲート酸化膜などの半導体酸化膜の 絶縁耐圧が低下せず、しきい値電圧などの電気的特性の 安定した半導体装置を製造できる方法を提供することで ある。

[0009]

【課題を解決するための手段】上記目的を達成するため に、本発明の半導体装置の製造方法は、炭素およびフッ 素を含有する混合ガスにより半導体基板をエッチングす る工程と、フッ素および分圧比70%以上の酸素を含有 する混合ガスにより前記半導体基板をエッチングする工 程と、前記半導体基板の上に半導体酸化膜を形成する工 30 程とを有する。

[0010]

【作用】本発明によると、炭素およびフッ素を含有する 混合ガスにより半導体基板をエッチングすることによっ て半導体基板の表面に形成されたダメージ層、SiC層 およびCF、Si層が、フッ素および分圧比70%以上 の酸素を含有する混合ガスで半導体基板をエッチングす ることによってほとんど除去されてしまう。従って、こ の後に半導体基板の上に形成する半導体酸化膜の膜厚が 薄くなってしきい値電圧などの電気的特性パラメータが 変動せず、炭素やフッ素が半導体酸化膜に取り込まれる ことによって半導体酸化膜の絶縁耐性が劣化することが

[0011]

【実施例】以下、本発明を実施例につき図面を参照して 説明する。

【0012】図1, 図2に、本発明の第1実施例のMO Sトランジスタの製造方法を工程順に示す。まず、図1 (a) に示すように、シリコン基板 1 の素子分離領域に 熱酸化によるLOCOS法でフィールド酸化膜2を形成

ングする。

膜2上をフォトレジスト3で覆う。しかる後、Ar、CF、CHF, のプラズマ雰囲気中で素子形成領域6のシリコン基板1をエッチング処理する。このときのエッチング条件は、Ar、CF, CHF, を供給する際の分圧比が40:3:3、圧力1.0Torr、処理時間60秒間である。

【0013】 このようなエッチング処理を行うと、図1 (b) に示すように、素子形成領域6のシリコン基板1が掘り下げられて、そのトレンチ形状の底部5には、図5の丸枠内に示すようにダメージ層22、SiC層23、およびCF、Si層24が順次形成される。

【0014】次に、図1(c)に示すように、反応ガス O_z 、 CF_* のプラズマ雰囲気中で素子形成領域6のシリコン基板1を50人程度掘り下げるようにエッチング処理する。これによって、底部5のダメージ層22、SiCB23、および CF_x SiB24は、その大部分が除去される。この時のエッチング条件は、 O_z 分圧9 5.2%、圧力0.8 Torr、処理時間15秒間である。なお、本実施例において、後述するゲート酸化膜9の耐圧歩留りは96%であった

【0015】次に、図1(d)に示すように、反応ガスO」の雰囲気中において、圧力1.0Torr、マイクロ波パワー800W、処理時間130秒間の条件で、素子形成領域6のシリコン基板1をエッチング処理した。これによって、図1(c)のO」、CF」によるプラズマ処理で残存したC、F成分であるSiC層23とCF、Si層24とを取り除くことができるとともに、図2(a)に示すように、フォトレジスト3が完全に除去される。

【0016】次に、図2(b)に示すように、硫酸洗浄を15分間、SC1洗浄を10分間、HF洗浄を1分間それぞれシリコン基板1に施した後、800℃でパイロ酸化を行い、素子形成領域6のシリコン基板1の表面に膜厚50点程度のシリコン酸化膜である犠牲酸化膜8を形成する。なお、犠牲酸化膜の膜厚は一般には100点以上必要であるとされているが、本実施例では後述のようにダメージ層22などが十分に除去されるので犠牲酸化膜8の膜厚が50点程度でも効果を発揮することが確認された。

【0017】次に、図2(c)に示すように、シリコン基板1にHF洗浄を施して犠牲酸化膜8を除去した後、図2(d)に示すように、800℃でパイロ酸化を行って素子形成領域6のシリコン基板1の表面に膜厚150 A程度のシリコン酸化膜であるゲート酸化膜9を形成する。

【0018】次に、図2(e)に示すように、ゲート酸化膜9の上にCVD法によって、不純物を含有した膜厚3000Å程度のポリシリコン膜を形成し、フォトレジスト(図示せず)を用いた選択的なエッチングによってこのポリシリコン膜をゲート電極10の形状にパターニ

【0019】次に、図2(f)に示すように、ゲート電 極10およびフィールド酸化膜2をマスクとしてシリコ ン基板1と逆導電型の不純物イオンを注入し、しかる後 熱処理を行って、シリコン基板1の表面部分のゲート電 極10の両側に不純物拡散層であるソース11a、ドレ イン111bを形成する。これによって、素子形成領域6 のシリコン基板1にMOSトランジスタが形成される。 【0020】以上の工程によって製造したMOSトラン 10 ジスタは、O, 、CF, の混合ガスによるエッチング処 理でダメージ層22、SiC層23、およびCFxSi 層24がほとんど取り除かれるので、ゲート酸化膜9の 膜厚が予定したよりも薄くなることがなく、またゲート 酸化膜9中にとれら層22、23、24から炭素やフッ 素が取り込まれることでゲート酸化膜9の絶縁耐圧が低 下することがなく、しかもしきい値電圧などの電気的特 性が非常に安定している。

【0021】次に、本実施例において、O、、CF、でのエッチング処理(再処理)で、O、とCF、の分圧比20を変化させたときのゲート酸化膜9の耐圧歩留りを、図6を参照して説明する。

【0022】図6に示すように、ゲート酸化膜9の耐圧歩留りは、O、/CF、比の増加とともに上昇し、O、/CF、比が3.5で70%に達する。しかし、プロセス変動の影響を考慮して常に安定した耐圧歩留りを得るためには、O、/CF、比が4以上、即ちO、分圧が80%以上であるこが好ましい。例えば、本実施例では、O、、CF、の混合ガスによるエッチング処理でO、分圧を95.2%としたので、ゲート酸化膜9の耐圧歩留りは96%であり、シリコン基板1をAr、CF、CH、CHF、で掘り下げない場合と比べて耐圧歩留りの低下は見られなかった。

【0023】次に、本実施例において、 O_z 、 CF_* でのエッチング(再処理)によるシリコン基板1の削れ量と、ゲート酸化膜9が絶縁破壊されるまでにゲート酸化膜9の単位面積中を通過できる電荷量 Q_{so} (C/cm²)との関係について、図7を参照して説明する。

【0024】図7に示すように、削れ量が少ないときは削れ量が増えるとともに電荷量Qooは増加し、削れ量が50A程度を超えると削れ量の増加とともに電荷量Qooは減少していく。これは、素子形成領域6のシリコン基板1上に形成されるダメージ層22、SiC層23、およびCF、Si層24の膜厚が、40A~60A程度であるからと推定される。従って、この削れ量が40A未満であればダメージ層22、SiC層23、およびCF、Si層24の一部がシリコン基板1の上に残ってしまいゲート酸化膜9の絶縁耐圧に悪影響を及ぼす。また、削れ量が60Aより大きい場合にはシリコン基板1が必要以上にプラズマダメージを受けて、この場合も絶縁耐圧が劣化する。よって、MOSトランジスタの信頼性を

10

保つために20 (C/cm²)以上の電荷量 Q_{so} を確保することが必要なことも考慮すると、削れ量は40Å~60Åとすることが実用上好ましい。

【0025】次に、O、、CF、でのエッチング処理 (再処理)を行った後に、本実施例のようにO、でシリコン基板1をエッチング処理した場合(O、処理あり) と、しなかった場合(O、処理なし)とで、ゲート酸化 膜9が絶縁破壊されるまでにゲート酸化膜9の単位面積 中を通過できる電荷量Q。がどの程度相違するかを、図 8を参照して説明する。

【0026】図8に示すように、O、処理ありの場合には電荷量Q₈。は23(C/c m²)程度であったが、O、処理なしの場合には電荷量Q₈。は20(C/c m²)程度であった。 このようにO、処理を施すことで電荷量Q₈。は1 割程度増加するが、両者に大きな相違はなくO2、処理は省略することも可能である。

【0027】次に、本実施例における犠牲酸化膜8の膜厚と、ゲート酸化膜9が絶縁破壊されるまでにゲート酸化膜9の単位面積中を通過できる電荷量Q₁₀との関係を、図9を参照して説明する。

【0028】図9から明らかなように、犠牲酸化膜8の膜厚が40A以上であれば、MOSトランジスタの信頼性を保つために必要とされる20(C/cm²)以上の電荷量Q。。を確保することができる。従って、本実施例の方法によると、一般に100A以上必要であるとされている犠牲酸化膜の膜厚をきわめて薄くすることができる。

【0029】次に、本発明の第2実施例について図3、図4を参照して説明する。本実施例では、シリコン基板上に堆積したシリコン酸化膜をエッチバックしてフィールドシールドゲート電極のサイドウォール酸化膜を形成する際に、エッチングの終点検出のためにシリコン基板の表面が短時間ドライエッチングにさらされる。なお、フィールドシールドゲート電極とは、接地などでこの電極の電位を一定に保つことによって素子分離を行うための電極であり、近年LOCOS法に代わって素子分離のために用いられている。

【0030】まず、図3(a)に示すように、シリコン基板1の素子分離領域に900℃の熱酸化により膜厚400Å程度のシールドゲート酸化膜14を形成し、さらにCVD法により不純物を含有した膜厚3000Å程度のポリシリコン膜12上にCVD法により膜厚2000Å程度のシリコン酸化膜13を形成する。

【0031】次に、図3(b)に示すように、素子形成領域6のシリコン酸化膜13を選択的にエッチング除去するとともに、素子形成領域6のポリシリコン膜12を選択的にエッチング除去することによって素子分離領域にポリシリコン膜12からなるフィールドシールドゲート電極16を形成する。

【0032】次に、図3(c)に示すように、CVD法により全面に膜厚3500A程度のシリコン酸化膜15を形成する。しかる後、Ar、CF。、CHF。のプラズマ雰囲気中でシリコン酸化膜15をエッチング処理(エッチバック)する。このときのエッチング条件は、

Ar、CF。、CHF。を供給する際の分圧比が40: 3:3、圧力1.0Torr、処理時間30秒間である。

【0033】とのようなエッチング処理を行うと、図3(d)に示すように、フィールドシールドゲート電極16の側部にのみシリコン酸化膜15が残存して、シリコン酸化膜15からなるサイドウォール酸化膜20が形成される。なお、このエッチングは、素子形成領域6のシリコン基板1により終点検出されるので、シリコン基板1は短時間ながらAr、CF、CHF。の混合ガスにさらされて、上記第1実施例の場合と同様に、シリコン基板1の表面に図5に示すようなダメージ層22、SiC層23、およびCF、Si層24が形成される。

【0034】次に、図4(a)に示すように、反応ガス O₂、CF₄のプラズマ雰囲気中で素子形成領域6のシリコン基板1を50A程度エッチング処理する。これによって、シリコン基板1の表面のダメージ層22、SiC層23、およびCF_xSi層24は、その大部分が除去される。この時のエッチング条件は、O₂分圧比80%以上、圧力0.8Torr、処理時間15秒間である。

【0035】次に、図4(b)に示すように、反応ガスO₂の雰囲気中において、圧力1.0Torr、処理時間130秒間の条件で、素子形成領域6のシリコン基板1をエッチング処理した。これによって、図4(a)のO₂、CF₄によるプラズマ処理で残存したC、F成分であるSiC層23とCF_xSi層24とを取り除くことができる。

【0036】以下、第1実施例の図2(b)~(f)に示す工程と同様の工程を施すことによって、図4(c)に示すような、ゲート酸化膜9上のゲート電極10と、その両側の不純物拡散層であるソース11a、ドレイン11bとを有するMOSトランジスタをシリコン基板1に形成することができる。

40 【0037】本実施例の工程によって製造したMOSトランシスタは、O、、CF、の混合ガスによるエッチング処理でダメージ層22、SiC層23、およびCF、Si層24がほとんど取り除かれるので、ゲート酸化膜9の膜厚が設計よりも薄くなることがないのでMOSトランシスタのしきい値電圧の変動のために電気的特性が非常に安定し、またゲート酸化膜9中にこれら層22、23、24から炭素やフッ素が取り込まれることでゲート酸化膜9の絶縁耐圧が低下することがない。そして、本実施例でも80%以上のゲート酸化膜9の耐圧歩留りを確保することができた。

7

【0038】なお、本発明は上述の第1および第2実施例のごとくMOSトランジスタのゲート酸化膜の絶縁耐性や電気的特性を向上させるだけでなく、EEPROMなどの不揮発性半導体装置のトンネル酸化膜の絶縁耐性や電気的特性を向上させるために用いることもできる。【0039】

【発明の効果】以上説明したように、本発明によると、 炭素およびフッ素を含有する混合ガスにより半導体基板 をエッチングすることによって半導体基板の表面に形成 されたダメージ層、SiC層およびCF、Si層が、フ ッ素および分圧比70%以上の酸素を含有する混合ガス で半導体基板をエッチングすることによってほとんど除 去されてしまう。従って、この後に半導体基板の上に形 成する半導体酸化膜の膜厚が薄くなってしきい値電圧が 変動しないので電気的特性が安定するとともに、炭素や フッ素が半導体酸化膜に取り込まれることによって半導 体酸化膜の絶縁耐性が劣化することがない。よって、よ り性能の優れた半導体装置を得ることが可能になる。

【図面の簡単な説明】

【図1】本発明の第1実施例の半導体装置の製造方法を 工程順に示す断面図である。

【図2】本発明の第1実施例の半導体装置の製造方法を 工程順に示す断面図である。

【図3】本発明の第2実施例の半導体装置の製造方法を 工程順に示す断面図である。

【図4】本発明の第2実施例の半導体装置の製造方法を 工程順に示す断面図である。

【図5】シリコン基板をエッチング処理した際のシリコン基板の表面の様子を説明するための図である。

【図6】O,、CF,でのエッチング処理において、O 30, とCF, との分圧比とゲート酸化膜の耐圧歩留りとの*

*関係を示すグラフである。

【図7】O』、CF。でのエッチングによるシリコン基板の削れ量と、ゲート酸化膜が絶縁破壊されるまでにゲート酸化膜の単位面積中を通過できる電荷量Q。。との関係を示すグラフである。


【図8】O、、CF、でのエッチング処理を行った後に、O、でシリコン基板をエッチング処理した場合と、しなかった場合との電荷量Q_B。を比較するグラフである。

【図9】犠牲酸化膜の膜厚と電荷量Q_a,との関係を示す グラフである。


【符号の説明】


- 1 シリコン基板
- 2 フィールド酸化膜
- 3 フォトレジスト
- 5 底部
- 6 素子形成領域
- 8 犠牲酸化膜
- 9 ゲート酸化膜
- 10 ゲート電極
 - 11a ソース
 - 11b ドレイン
 - 12 ポリシリコン膜
 - 13 シリコン酸化膜
 - 14 シールドゲート酸化膜
 - 15 シリコン酸化膜
 - 16 フィールドシールドゲート電極
 - 20 サイドウォール酸化膜
 - 22 ダメージ層
 - 23 SiC層
 - 24 CF_x Si層

【図6】





【図7】







[図3]










【図8】



【図4】

